DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

8601361

Basic Patent (No, Kind, Date): JP 1047076 A2 890221 <No. of Patents: 001> MANUFACTURE OF MOS TYPE THIN FILM TRANSISTOR (English)

Patent Assignee: RICOH KK

Author (Inventor): WATANABE HIROBUMI; MORI KOJI

IPC: *H01L-029/78; H01L-021/322; H01L-027/12

CA Abstract No: 111(22)207475Q Derwent WPI Acc No: G 89-097790 JAPIO Reference No: 130246E000061 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 1047076 A2 890221 JP 87205537 A 870818 (BASIC)

Priority Data (No,Kind,Date): JP 87205537 A 870818

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02749476

Image available

MANUFACTURE OF MOS TYPE THIN FILM TRANSISTOR

PUB. NO.:

01-047076 [JP 1047076 A]

PUBLISHED:

February 21, 1989 (19890221)

INVENTOR(s): WATANABE HIROBUMI

MORI KOJI

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-205537 [JP 87205537]

FILED:

August 18, 1987 (19870818)

INTL CLASS:

[4] H01L-029/78; H01L-021/322; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 769, Vol. 13, No. 246, Pg. 61, June

08, 1989 (19890608)

ABSTRACT

PURPOSE: To acquire sufficient gettering effect and to make it easy to control a halogen implantation amount, by implanting halogen ions after formation of a gate oxide film or an Si semiconductor film for a gate. CONSTITUTION: An Si semiconductor active layer 2 is formed on an insulating substrate 1 and the surface thereof is oxided at dry O(sub 2) atmosphere without halogen or O(sub 2)-vapor atmosphere to form a gate oxide film 3. Ions are implanted by more than two steps within an implantation energy range of 50keV-200keV by more than two steps with a gross implantation amount of 1X10(sup 13)/cm so that enough halogen ion such as Cl(sup +), F(sup +) is introduced into a gate oxide film, gate oxide film active layer interface and an active layer. Then a halogen ion implantation layer 13 is formed by conducting activation at 1000 deg.C for 30min at N(sub 2) atmosphere and an Si semiconductor film 4 for gate is formed onto the entire surface of an oxide film 3. Since halogen ion implantation is applied from the side of the gate oxide film, enough gettering effect can be obtained thus increasing reliability of a transistor and also realizing easy controlling of halogen implantation amount.

19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭64-47076

⑤Int Cl.⁴

識別記号

庁内勢理番号

❸公開 昭和64年(1989)2月21日

H 01 L 29/78 27/12 3 1 1

F-7925-5F X-7738-5F

7514-5F

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称

MOS型薄膜トランジスターの製造方法

20特 頤 昭62-205537

四出 魱 昭62(1987)8月18日

79発 明 者 渡 辺 博 文

東京都大田区中馬込1丁目3番6号 株式会社リコー内 東京都大田区中馬込1丁目3番6号 株式会社リコー内

73発 明 者 森

孝

①出 顖 人 株式会社リコー

東京都大田区中馬込1丁目3番6号

弁理士 佐田 外1名 29代 理 守雄

1. 発明の名称

MOS型薄膜トランジスターの製造方法

- 2. 特許請求の範囲
 - 1. 絶縁 基板上に Si半導体活性 層を形成し、 その表面を熱酸化してゲート酸化膜を形成し、 ついでその上にゲート用Si半導体膜を形成 する工程を含むMOS型薄膜トランジスター の製造方法において、ゲート酸化膜形成後又 はゲート用Si半導体膜形成後、ハロゲンイ オンの打込みを行なうことを特徴とするMO S型薄膜トランジスターの製造方法。
- 3. 発明の詳細な説明

技術分野

本発明は特にMOS型薄膜トランジスターの 製造方法におけるゲッタリング処理に関する。

MOS型薄膜トランジスターは一般に第1図 に示すような方法で要造されている。即ちまず 石英板、ガラス板等の絶縁基板1上にポリシリ

コン(p-Si)、アモルファスシリコン(a-Si) 等、活性層となるSi半導体(減圧CVD法によ るSiH4の熱分解)を蒸着し、ついでフォトリ ソグラフィー·エッチング工程を施してSi半導 体膜2を設け〔第1図(a)〕、引続き熱酸化工程 (O₂+HC₄ガス雰囲気中、1000℃以上)を行 なってゲート酸化膜3を形成する {第1図(b)]。 次にこのゲート酸化膜3の全面にゲート電極7 となるSi半導体を蒸着してSi半導体膜4を形 成し〔第1図(c)]、引続き同一マスクを用いて フォトリソグラフィー・エッチング工程を放し てゲート電極部分5及びゲート絶縁膜6を形成 する (第1図(d))。 ゲート電極部分5の低抵 抗化によるゲート電極7の形成及びソース・ド レイン領域8,8'の形成はここではセルファラ インメント方式を採用し、イオン打込み9(イ オンは通常、nチャンネルトランジスターの場 合はB°、またpチャンネルトランジスターの 場合はAs^{*}又はp^{*})による不純物拡散により問 時に行なっている (第1図(e))。最後に層間絶

級膜10及び金属電極11,11'を形成すれば(第1 図(f))、MOS型トランジスターが完成する。

以上のような製造方法においてゲート酸化膜 の形成工程、即ちSi半導体活性間の熱酸化工 程は、酸化膜中及び界面に存在するアルカリイ オン、外部から侵入するアルカリイオン等の好 ましくない不純物をゲッタリングしてトランジ スターの信頼性を向上するために、通常Oaが ス中にCムを等のハロゲン単体又はハロゲン化水 素を例えば2%程度添加した雰囲気中で行なわ れている。しかしこのような熱拡散法ではハロ ゲンは活性層中に値かしか入らないためゲッタ リング効果が低いし、また酸化膜中は勿論、活 性層中のハロゲン量も把握できないため、ハロ ゲン添加量の制御も困難である。O°、P°又は Ar'イオンの打込みによるゲッタリング方法も 知られているが、これはSiウエハー側から打 込む、背面ゲッタリングと呼ばれるもので、ト ランジスターの信報性、特にしきい値電圧の安 定性という面から見ると、やはり効果は低い。

然酸化工程は常法とは異なり、ハロゲンを含有 しないドライ〇、雰囲気又は〇、一水蒸気雰囲気 中で行なう。その他の条件は従来と同じでよい。 こうしてゲート酸化膜3が形成される(第2~ 3 図(b))。 次に第2図の場合は本発明の特徴で あるハロゲンイオン12の打込みを行なう。この 工程はCloux、F、等のハロゲンイオンがゲート 酸化膜、ゲート酸化膜-活性層界面及び更に活 性層中に充分に入るような条件で行なう。例え ばゲート酸化膜の厚さが1500人の場合ハロゲン イオンを注入エネルギー50 KeV~200 KeVの 範囲で2段階以上のステップで打込み、総注入 最を1×1013/dlとする。次に活性化を1000℃、 30分間でN.雰囲気中で行なう。こうしてハロ ゲンイオン注入間13が形成される (第2図(c))。 引続き第2図の場合はゲート酸化膜3の全面の 常法によりゲート用 Si半導体膜 4 を形成する (第2図(d))。一方、第3図の場合は第2図と は逆にゲート酸化膜3上にゲート用Si半導体 膜4を形成した後 (第3図(c))、その上からハ

月 约

本発明の目的はゲート酸化膜側からハロゲンイオンの打込みを行なうことにより、充分なゲッタリング効果が得られる上、ハロゲン注入量の制御も容易なMOS型薄膜トランジスターの製造方法を提供することである。

榜 成

本発明方法は絶縁基板上にSi半導体活性層を形成し、ついでその表面を熱酸化してゲート酸化膜を形成し、ついでその上にゲート用半導体膜を形成する工程を含むMOS型薄膜トランジスターの製造方法において、ゲート酸化膜形成後又はゲート用半導体膜形成後、その上からハロゲンイオンの打込みを行なうことを特徴とするものである。

本発明方法を図面によって説明すると、第2~3回においてまず絶縁基板1上に第1回(a) 工程と同様にしてp-Si、a-Si等のSi半導体活性層1を形成する (第2~3回(a))。次にこの活性層表面を熟酸化するのであるが、この

ロゲンイオン12の打込みを行なってハロゲンイオン注入層13を形成する (第3図(d))。第3図の場合のハロゲンイオンは例えばゲート用 Si 半導体の厚さが3000人、ゲート酸化膜の厚さが1500人の場合、100~300 Ke V の範囲で 2 段階以上のステップで打込み、総注入量を 1 × 10¹³/㎡とする。その後第2図の場合と同様に活性化を行なう。

以下第2図の場合も第3図の場合も第1図(e) ~(g)工程と同様な工程を経てMOS型溶膜ト ランジスターが作られる。

突施例 1

石英基板上に減圧 C V D 法によりp-Si を 2000 A 厚に蒸着し、ついでフォトリソグラフィー・ エッチング工程を施してp − S i 活性 層を形成し た後、これをドライ〇、雰囲気中、1100℃で3時 間熱処理して1500 A 厚のゲート酸化膜を形成し た。次に50 Ke V、引続き100 Ke V の条件でC &・ イオンの打込みを行なった。この時の C &・イオンの総注入量は 1 × 10¹³/cmlとした。その後、 第2図 第3図 第3図 (a) (a) (a) (a) (b) (b) (b) (c) (c) (c) (d) (d)



Creation date: 04-03-2004

Indexing Officer: MKAHSAY - MULU KAHSAY

Team: OIPEBackFileIndexing

Dossier: 09832844

Legal Date: 05-19-2003

No.	Doccode	Number of pages
1	A	4
2	XT/	1

Total number of page	es: 5	
Remarks:		•

Order of re-scan issued on